Last update: July 9, 2013

Publication list

Journal papers

A. Tsuchiya, H. Onodera
Patterned Floating Dummy Fill for On-Chip Spiral Inductor Considering the Effect of Dummy Fill
IEEE Transactions on Microwave Theory and Techniques, Vol.56, No 12, pp.3217-3222, Dec 2008.
A. Tsuchiya, M. Hashimoto, H. Onodera
Optimal Termination of On-Chip Transmission-Lines for High-Speed Signaling
IEICE Transactions on Electronics, vol.E90-C, No.6, pp.1267-1273, Jun 2007.
A. Tsuchiya, M. Hashimoto, H. Onodera
Interconnect RL Extraction Based on Transfer Characteristics of Transmission-Line
IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, vol.E89-A, No.12, pp.3585-3593, Dec 2006.
A. Tsuchiya, M. Hashimoto, H. Onodera
Performance Limitation of On-chip Global Interconnects for High-speed Signaling
IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, vol.E88-A, No.4, pp.885-891, Apr 2005.
A. Tsuchiya, M. Hashimoto, H. Onodera
Representative Frequency for Interconnect R(f)L(f)C Extraction
IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, vol.E86-A, No.12, pp.2942-2951, Dec 2003.
土谷 亮,橋本 昌宜,小野寺 秀俊
VLSI 配線の伝送線路特性を考慮した駆動力決定手法
情報処理学会論文誌, vol.43, No.5, pp.1338-1347, May 2002.
Islam A.K.M. Mahfuzul, Akira Tsuchiya, Kazutoshi Kobayashi, Hidetoshi Onodera
Variation-sensitive Monitor Circuits for Estimation of Global Process Parameter Variation
IEEE Trans. Semiconductor Manufacturing, vol 25, no 4, pp. 571-580, DOI: 10.1109/TSM.2012.2198677, Dec 2012.
T. Kuboki, Y. Ohtomo, A. Tsuchiya, K. Kishine, H. Onodera
Area-Effective Inductive Peaking with Interwoven Inductor for High-Speed Laser-Diode Driver for Optical Communication System
IEICE Transactions on Fundamentals, vol.E95-A, No.2, pp.479-486, Feb 2012.
H. Sunagawa, H. Terada, A. Tsuchiya, K. Kobayashi, H. Onodera
Effect of Regularity-Enhanced Layout on Variability and Circuit Performance of Standard Cells
IPSJ Transactions on System LSI Design Methodology, vol.3, pp.130-139, Feb 2010.
T. Fukuoka, A. Tsuchiya, K. Kobayashi, H. Onodera
Statistical Gate Delay Model for Multiple Input Switching
IEICE Transactions on Fundamentals, vol.E92-A, No.12, pp.3070-3078, Dec 2009.
M. Hashimoto, J. Siriporn, A. Tsuchiya, H. Zhu, C.-K. Cheng
Analytical Eye-Diagram Model for On-Chip Distortionless Transmission Lines and Its Application to Design Space Exploration
IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, vol.E91-A, No.12, pp.3474-3480, Dec 2008.
T. Kuboki, A. Tsuchiya, H. Onodera
Low-Power Design of CML Driver for On-Chip Transmission-Lines using Impedance-Unmatched Driver
IEICE Transactions on Electronics, vol.E90-C, No.6, pp.1274-1281, Jun 2007.
T. Kanamoto, T. Ikeda, A. Tsuchiya, H. Onodera, M. Hashimoto
Si-substrate Modeling toward Substrate-aware Interconnect Resistance and Inductance Extraction in SoC Design
IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, vol.E89-A, No.12, pp.3560-3568, Dec 2006.
Y. Yuyama, A. Tsuchiya, K. Kobayashi, H. Onodera
Alternative Self-Shielding for High-Speed and Reliable On-Chip Global Interconnect
IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, vol.E89-C, No.3, pp.327-333, Mar 2006.

International conferences

A. Tsuchiya, H. Onodera
Modeling Issues of On-Chip Transmission-Line for Terahertz Integrated Circuit (Invited)
Collaborative Conference on Materials Research 2013, pp.668-669, Jun 2013.
A. Tsuchiya, H. Onodera
Impact of Skin Effect on Loss Modeling of On-Chip Transmission-Line for Terahertz Integrated Circuits
2013 International Meeting for Future of Electron Devices, Kansai pp.106-107, Jun 2013.
A. Tsuchiya, H. Onodera
Loss Modeling of On-Chip Transmission-Line for Millimeter-Wave and Terahertz Applications (Invited)
Collaborative Conference on Materials Research 2012, pp.192-193, Jun 2012.
A. Tsuchiya, H. Onodera
Impact of Radiation Loss in On-Chip Transmission-Line for Terahertz Applications
Proceedings of 16th IEEE Workshop on Signal and Power Integrity, May 2012.
A. Tsuchiya, T. Kuboki, Y. Ohtomo, K. Kishine, S. Miyawaki, M. Nakamura, H. Onodera
Bandwidth Enhancement for High Speed Amplifier Utilizing Mutually Coupled On-Chip Inductors (Invited)
Proceedings of 2011 International SoC Design Conference, pp.36-39, Nov 2011.
A. Tsuchiya, H. Onodera
Gradient Resistivity Method for Numerical Evaluation of Anomalous Skin Effect
Proceedings of 15th IEEE Workshop on Signal Propagation on Interconnects, pp.139-142, May 2011.
A. Tsuchiya, H. Onodera
Measurement of On-Chip Transmission-Line with Stacked Split-Ring Resonators
Proceedings of 14th IEEE Workshop on Signal Propagation on Interconnects, pp.137-140, May 2010.
A. Tsuchiya, H. Onodera
On-Chip Metamaterial Transmission-Line Based on Stacked Split-Ring Resonator for Millimeter-Wave LSIs
Asia-Pacific Microwave Conference 2009, pp.1458-1461, Dec 2009.
A. Tsuchiya, H. Onodera
Effect of Dummy Fills on Characteristics of Passive Devices in CMOS Millimeter-Wave Circuits (Invited)
IEEE 8th International Conference on ASIC, pp.296-299, Oct 2009.
A. Tsuchiya, H. Onodera
Effect of Underlayer Dummy Fills on On-Chip Transmission Line
Proceedings of 13th IEEE Workshop on Signal Propagation on Interconnects, May 2009.
A. Tsuchiya, H. Onodera
Dummy Fill Insertion Considering the Effect on High-Frequency Characteristics of Spiral Inductors
2008 IEEE/MTT-S International Microwave Symposium Digest, pp.787-790, Jun 2008.
A. Tsuchiya, H. Onodera
Effect of Dummy Fills on High frequency characteristics of Spiral Inductor
Proceedings of 14th Workshop on Synthesis And System Integration of Mixed Information technologies (SASIMI2007), pp.256-260, Oct 2007.
A. Tsuchiya, H. Onodera
Measurement of Interconnect Loss Due to Dummy Fills
Proceedings of 11th IEEE Workshop on Signal Propagation on Interconnects, pp.241-244, May 2007.
A. Tsuchiya, H. Onodera
Analytical Estimation of Interconnect Loss Due to Dummy Fills
Proceedings of 15th Topical Meeting on Electrical Performance of Electronic Packaging, pp. 149-152, Oct 2006.
A. Tsuchiya, H. Onodera
Effect of Dummy Fills on High-Frequency Characteristics of On-Chip Interconnects
Proceedings of 10th IEEE Workshop on Signal Propagation on Interconnects, pp. 275-278, May 2006.
A. Tsuchiya, T. Kuboki, H. Onodera
Low-Power Design of CML Drivers for On-Chip Transmission-Lines
Proceedings of 13th Workshop on Synthesis And System Integration of Mixed Information technologies (SASIMI2006), pp.177-182, Apr 2006.
A. Tsuchiya, M. Hashimoto, H. Onodera
Interconnect RL Extraction at a Single Representative Frequency
Proceedings of 11th Asia and South Pacific Design Automation Conference, pp.515-520, Jan 2006.
A. Tsuchiya, M. Hashimoto, H. Onodera
Design Guideline for Resistive Termination of On-Chip High-Speed Interconnects
Proceedings of 2005 IEEE Custom Integrated Circuits Conference, pp.613-616, Sep 2005.
A. Tsuchiya, M. Hashimoto, H. Onodera
Substrate Loss of On-chip Transmission-lines with Power/Ground Wires in Lower Layer
Proceedings of 9th IEEE Workshop on Signal Propagation on Interconnects, pp.201-202, May 2005.
A. Tsuchiya, M. Hashimoto, H. Onodera
Effects of Orthogonal Power/Ground Wires on On-chip Interconnect Characteristics
Proceedings of 2005 International Meeting for Future Electron Devices, Kansai, pp.33-34, Apr 2005.
A. Tsuchiya, M. Hashimoto, H. Onodera
Return Path Selection for Loop RL Extraction
Proceedings of 10th Asia and South Pacific Design Automation Conference, pp.1078-1081, Jan 2005.
A. Tsuchiya, Y. Gotoh, M. Hashimoto, H. Onodera
Performance Limitation of On-chip Global Interconnects for High-speed Signaling
Proceedings of 2004 IEEE Custom Integrated Circuits Conference, pp.489-492, Oct 2004.
A. Tsuchiya, M. Hashimoto, H. Onodera
Representative Frequency for Interconnect R(f)L(f)C Extraction
Proceedings of 9th Asia and South Pacific Design Automation Conference, pp.691-696, Jan 2004.
A. Tsuchiya, M. Hashimoto, H. Onodera
Frequency Determination for Interconnect RLC Extraction
Proceedings of 11th Workshop on Synthesis And System Integration of Mixed Information technologies (SASIMI2003), pp.288-293, Apr 2003.
A. Tsuchiya, M. Hashimoto, H. Onodera
Driver Sizing for High-Performance Interconnects Considering Transmission-Line Effects
Proceedings of 10th Workshop on Synthesis And System Integration of Mixed Information technologies (SASIMI2001), pp.377-381, Oct 2001.
Taro Amagai, Akira Tsuchiya, Shinsuke Nakano, Masafumi Nogawa, Hiroshi Koizumi, and Hidetoshi Onodera
A Slow-Wave Transmission Line with Thin Pillars for Millimeter-Wave CMOS
17th IEEE Workshop on Signal and Power Integrity, May 2013.
SinNyoung Kim, Akira Tsuchiya, and Hidetoshi Onodera
Dual-PLL based on Temporal Redundancy for Radiation-Hardening
10th International Workshop on Radiation Effects on Semiconductor Devices for Space Applications, pp. 111-114, Dec 2012.
Norihiro Kamae, Akira Tsuchiya, Hidetoshi Onodera
A Body Bias Generator Compatible with Cell-based Design Flow for Within-die Variability Compensation
IEEE Asian Solid-State Circuits Conference(A-SSCC) 2012, pp. 389-392, Nov 2012.
SinNyoung Kim, Akira Tsuchiya, Hidetoshi Onodera
Modeling of Single-Event Failures in Dividerand PFD of PLLs based on Jitter Analysis
13th European Conference on Radiation and Its Effects on Components and Systems (RADECS), Sep 2012.
Takeshi Kuboki, Yusuke Ohtomo, Akira Tsuchiya, Keiji Kishine and Hidetoshi Onodera
A 16Gb/s area-efficient LD driver with interwoven inductor in a 0.18um CMOS
17th Asia and South Pacific Design Automation Conference, pp. 561-562, DOI: 10.1109/ASPDAC.2012.6165018, Jan 2012.
Shigekazu Miyawaki, Makoto Nakamura, Akira Tsuchiya, Keiji Kishine and Hidetoshi Onodera
A 10.3Gbps TransImpedance Amplifier with Mutually Coupled Inductors in 0.18-um CMOS
2011 International SoC Design Conference, pp.223-226, Nov 2011.
Norihiro Kamae, Akira Tsuchiya, Hidetoshi Onodera
An Area Effective Forward/Reverse Body Bias Generator for Within-Die Variability Compensation
IEEE Asian Solid-State Circuits Conference 2011, pp.217-220, Nov 2011.
SinNyoung Kim, Akira Tsuchiya, Hidetoshi Onodera
A Design Procedure of Predictive RF MOSFET Model compatibility with ITRS
Proceedings of IEEE International SOC Conference 2010, pp. 396-399, Sep 2010.
Takeshi Kuboki, Yusuke Ohtomo, Akira Tsuchiya, Keiji Kishine, Hidetoshi Onodera
A 16Gbps Laser-Diode Driver with Interwoven Peaking Inductors in 0.18um CMOS
IEEE Custom Integrated Circuit Conference 2010, Sep 2010.
A.K.M Mahfuzul Islam, Akira Tsuchiya, Kazutoshi Kobayashi, Hidetoshi Onodera
Process-sensitive Monitor Circuits for Estimation of Die-to-Die Process Variability
Tau Workshop 2010, Mar 2010.
L. Zhang, Y. Zhang, A. Tsuchiya, M. Hashimoto, E. Kuh, C.-K. Cheng
High Performance On-Chip Differential Signaling Using Passive Compensation for Global Communication
Proceedings of 14th Asia and South Pacific Design Automation Conference, pp.385-390, Jan 2009.
Y. Zhang, L. Zhang, A. Tsuchiya, M. Hashimoto, and C.-K. Cheng
On-Chip High Performance Signaling using Passive Compensation
Proceedings of IEEE International Conference on Computer Design, pp.182-187, Oct 2008.
T. Fukuoka, A. Tsuchiya, H. Onodera
Statistical Gate Delay Model for Multiple Input Switching
Proceedings of the 13th Asia and South Pacific Design Automation Conference, pp.286-291, Jan 2008.
M. Hashimoto, J. Siriporn, A. Tsuchiya, H. Zhu and C.-K. Cheng
Analytical Eye-diagram Model for On-chip Distortionless Transmission Lines and Its Application to Design Space Exploration
Proceedings of 2007 IEEE Custom Integrated Circuits Conference, pp.869-872, Sept 2007.
T. Fukuoka, A. Tsuchiya, H. Onodera
Worst-case delay analysis considering the variability of transistors and interconnects
Proceedings of ACM International Symposium on Physical Design, pp.35-41, Mar 2007.
T. Kuboki, A. Tsuchiya, H. Onodera
A 10Gbps/channel On-Chip Signaling Circuit with an Impedance-Unmatched CML Driver in 90nm CMOS Technology
Proceedings of 12th Asia and South Pacific Design Automation Conference, pp. 120-121, Jan 2007.
T. Kanamoto, T. Ikeda, A. Tsuchiya, H. Onodera, and M. Hashimoto,
Si-substrate Modeling toward Substrate-aware Interconnect Resistance and Inductance Extraction in SoC Design
Proceedings of 10th IEEE Workshop on Signal Propagation on Interconnects, pp. 227-230, May 2006.
T. Kanamoto, T. Ikeda, A. Tsuchiya, H. Onodera, and M. Hashimoto,
Effective Si-substrate Modeling for Frequency-dependent Interconnect Resistance and Inductance Extraction
Proceedings of International Workshop on Compact Modeling, pp. 51-56, 2006.
M. Hashimoto, A. Tsuchiya, H. Onodera
Performance Prediction of On-chip High-throughput Global Signaling
Proceedings of 14th Topical Meeting on Electrical Performance of Electronic Packaging, pp.79-82, Oct 2005.
M. Hashimoto, A. Tsuchiya, A. Shinmyo, H. Onodera
Performance Prediction of On-chip Global Signaling
Proceedings of the 3rd Electrical Design of Avdanced Packaging and Systems Workshop, pp.87-100, Nov 2004.
M. Hashimoto, A. Tsuchiya, H. Onodera
On-chip Global Signaling by Wave Pipelining
Proceedings of 12th Topical Meeting on Electrical Performance of Electronic Packaging, pp.311-314, Oct 2004.
M. Hashimoto, D. Hiramatsu, A. Tsuchiya, H. Onodera
Interconnect Structures for High-Speed Long-Distance Signal Transmission
Proceedings of 15th Annual IEEE International ASIC/SOC Conference, pp. 426--430, Sep 2002.

Oral presentations in Japanese

土谷 亮,小野寺 秀俊
テラヘルツ集積回路に向けたオンチップ伝送線路のモデル化に関する考察 (招待講演)
信学技報,MW2012-176, pp. 93-96, Mar 2013.
土谷 亮,小野寺 秀俊
3次元電磁界解析におけるビアのモデル化方法の考察
第31回 シリコンアナログRF研究会, Dec 2012.
土谷 亮,小野寺 秀俊
3次元電磁界解析におけるビアのモデル化方法の考察
第31回 シリコンアナログRF研究会, Dec 2012.
土谷 亮,小野寺 秀俊
テラヘルツCMOSにおける配線モデル化の課題 (チュートリアル講演)
第29回 シリコンアナログRF研究会, May 2012.
土谷 亮,小野寺 秀俊
伝送線路の損失に対する異常表皮効果の影響
信学技報,MW2011-139 (2011-12), pp. 77-81, Dec 2011.
土谷 亮,小野寺 秀俊
配線モデル化におけるGrain Boundaryの影響
第27回 シリコンアナログRF研究会, Nov 2011.
土谷 亮,小野寺 秀俊
100GHzを超える領域での配線損失に関する検討
第26回 シリコンアナログRF研究会, Aug 2011.
土谷 亮,小野寺 秀俊
異常表皮効果の数値的評価手法
第25回 シリコンアナログRF研究会, May 2011.
土谷 亮,小野寺 秀俊
オンチップ配線における異常表皮効果に関する検討
第24回 シリコンアナログRF研究会, Nov 2010.
土谷 亮,小野寺 秀俊
ミリ波帯における配線抵抗に関する考察
第23回 シリコンアナログRF研究会, Jul 2010.
土谷 亮,小野寺 秀俊
ダミーフィルによる伝送損失増加の解析的評価手法
第22回 シリコンアナログRF研究会, Mar 2010.
土谷 亮,小野寺 秀俊
Split-Ring Resonator を用いたチップ内メタ物質の構成に関する検討
第21回 シリコンアナログRF研究会, Nov 2009.
土谷 亮,小野寺 秀俊
ダミーフィルを考慮した伝送線路およびスパイラルインダクタの設計 (チュートリアル講演)
第21回 シリコンアナログRF研究会, Nov 2009.
土谷 亮,小野寺 秀俊
ダミーフィルがコプレーナ線路の特性に与える影響の位置依存性
第20回 シリコンアナログRF研究会, Jul 2009.
土谷 亮,小野寺 秀俊
チップ内受動素子のモデリングにおける電磁界解析のノウハウ
第18回 シリコンアナログRF研究会, Dec 2008.
土谷 亮,小野寺 秀俊
スパイラルインダクタに対するダミーフィルおよび基板の影響比較
第17回 シリコンアナログRF研究会, Sep 2008.
土谷 亮,小野寺 秀俊
CMOSミリ波回路におけるオンチップ伝送線路のモデル化 (企画セッション)
2008年電子情報通信学会ソサイエティ大会, pp.SS-18-SS-19, Sep 2008.
土谷 亮,小野寺 秀俊
スパイラルインダクタ用くし形ダミーフィルの最適形状に関する検討
第16回 シリコンアナログRF研究会, May 2008.
土谷 亮,小野寺 秀俊
スパイラルインダクタの高周波特性に対する非正方形ダミーフィルの影響評価
第15回 シリコンアナログRF研究会, Feb 2008.
土谷 亮,小野寺 秀俊
スパイラルインダクタ周辺のダミーフィル挿入最適化の検討
第14回 シリコンアナログRF研究会, Nov 2007.
土谷 亮,小野寺 秀俊
スパイラルインダクタの高周波特性への影響を考慮したダミーフィル挿入方法の検討
第13回 シリコンアナログRF研究会, Sep 2007.
土谷 亮,小野寺 秀俊
スパイラルインダクタの特性に対するダミーフィルの影響
第12回 シリコンアナログRF研究会, Jun 2007.
土谷 亮,小野寺 秀俊
ダミーフィルが配線の高周波特性に与える影響
信学技報,vol. VLD2007-7, pp.55-59, May 2007.
土谷 亮,小野寺 秀俊
ダミーフィルがオンチップ配線の高周波特性に与える影響の解析的評価手法
第20回 回路とシステム軽井沢ワークショップ,pp.19-22, Apr 2007.
土谷 亮,小野寺 秀俊
オンチップ配線における配線抵抗変動要因の比較
第11回 シリコンアナログRF研究会, Mar 2007.
土谷 亮,小野寺 秀俊
ダミーフィルが配線特性に与える影響の実測による評価
第10回 シリコンアナログRF研究会, Nov 2006.
土谷 亮,小野寺 秀俊
ダミーフィルが配線特性に与える影響の解析的評価手法
第9回 シリコンアナログRF研究会, Aug 2006.
土谷 亮,上村 晋一郎,小野寺 秀俊
ITRS準拠トランジスタモデルとPTMの比較
第8回 シリコンアナログRF研究会, May 2006.
土谷 亮,小野寺 秀俊
オンチップ長距離高速信号伝送の性能予測
第19回 回路とシステム軽井沢ワークショップ,pp.393-398, Apr 2006.
土谷 亮,小野寺 秀俊
オンチップ配線の高周波特性に対するダミーメタルの影響
第7回シリコンアナログRF研究会, Feb 2006.
土谷 亮,新名 亮規,橋本 昌宜,小野寺 秀俊
CMLを用いたオンチップ長距離高速信号伝送技術の開発
第9回システムLSIワークショップ, pp.275--278, Nov 2005.
土谷 亮,小野寺 秀俊
オンチップ配線の特性抽出におけるダミーメタルの影響
第6回シリコンアナログRF研究会, Nov 2005.
土谷 亮,橋本 昌宜,小野寺 秀俊
配線の伝達特性に基づく抽出周波数決定手法
DAシンポジウム 2005, pp.169-174, Aug 2005.
土谷 亮,橋本 昌宜,小野寺 秀俊
オンチップ高速信号伝送における終端抵抗決定手法
第18回 回路とシステム軽井沢ワークショップ, pp.425-430, Apr 2005.
土谷 亮,橋本 昌宜,小野寺 秀俊
オンチップ伝送線路の基板損失に対する下層配線の影響
2005年電子情報通信学会総合大会, no A-3-12, pp. 77, Mar 2005.
土谷 亮,橋本 昌宜,小野寺 秀俊
オンチップ高速信号伝送用線路の解析的性能評価
信学技報, vol. 104, No. 709, pp. 49-54, Mar 2005.
土谷 亮,橋本 昌宜,小野寺 秀俊
実測と電磁界解析による基板損失の評価
第3回シリコンアナログRF研究会, Jan 2005.
土谷 亮,橋本 昌宜,小野寺 秀俊
基板および周辺信号配線が配線特性に及ぼす影響の実測
第2回シリコンアナログRF研究会, Aug 2004.
土谷 亮,橋本 昌宜,小野寺 秀俊
配線RL抽出におけるリターンパス選択手法
DAシンポジウム 2004, pp.175-180, Jul 2004.
土谷 亮,橋本 昌宜,小野寺 秀俊
オンチップ伝送線路のリターン電流分布が信号波形に与える影響 ― 平衡・不平衡伝送の比較 ―
第17回 回路とシステム軽井沢ワークショップ, pp.567-572, Apr 2004.
土谷 亮,橋本 昌宜,小野寺 秀俊
オンチップ伝送線路におけるリターン電流評価精度が信号波形に与える影響
第1回シリコンアナログRF研究会, Apr 2004.
土谷 亮,橋本 昌宜,小野寺 秀俊
オンチップ高速信号配線における波形歪みの影響
2003年電子情報通信学会基礎・境界ソサイエティ大会.
土谷 亮,橋本 昌宜,小野寺 秀俊
直交配線を持つオンチップ伝送線路の特性評価
DA シンポジウム 2003, pp.133-138, Jul 2003.
土谷 亮,橋本 昌宜,小野寺 秀俊
配線R(f)L(f)C抽出のための代表周波数決定手法
第16回 回路とシステム軽井沢ワークショップ, pp.61-66, Apr 2003.
土谷 亮,橋本 昌宜,小野寺 秀俊
信号配線と下層配線との結合に対する直交配線の影響
2003年電子情報通信学会総合大会, no A-3-14, pp. 81, Mar 2003.
土谷 亮,橋本 昌宜,小野寺 秀俊
LSI配線インダクタンスに対する直交配線の影響
2002年電子情報通信学会総合大会, no A-3-23, pp.201, Mar 2002.
土谷 亮,橋本 昌宜,小野寺 秀俊
長距離高速配線における RC モデルに基づく回路設計の限界
2001年電子情報通信学会基礎・境界ソサイエティ大会, no A-3-4, pp.58, Sep 2001.
土谷 亮,小野寺 秀俊
VLSI配線の伝送線路化を考慮した駆動力決定手法
DA シンポジウム 2001, pp.241-246, Jul 2001.
雨貝太郎,土谷亮,中野慎介,野河正史,小泉弘,小野寺秀俊
ミリ波帯オンチップ伝送線路における下層シールドの影響
電子情報通信学会総合大会, C-12-19, Mar 2013.
浜田 泰輔, 井上 洋, 岸根 桂路, 土谷 亮, 久保木 猛, 稲葉博美
トランジスタサイズに着目した微細CMOS D-FF回路の高速化設計手法
電子情報通信学会総合大会, C-12-8, Mar 2013.
井上 洋, 浜田 泰輔, 岸根 桂路, 中野 慎介, 中村 誠, 土谷 亮, 久保木 猛, 稲葉 博美
インダクティブピーキングを利用したリング型VCOの低ジッタ化に関する研究
電子情報通信学会総合大会, C-12-65, Mar 2013.
釡江典裕,土谷亮,小野寺秀俊
チップ内基板バイアス生成回路のモジュール化設計
情報処理学会DAシンポジウム2012論文集, pp. 55-60, Aug 2012.
申 東潤,土谷 亮,小野寺秀俊
レギュレーティッドカスコードを用いた広帯域フィードバック型トランスインピーダンスアンプ
2012年電子情報通信学会ソサイエティ大会, C-12-3, Sep 2012.
SinNyoung Kim,Akira Tsuchiya, Hidetoshi Onodera
Evaluation of Single-Event Vulnerability in Analog and Digital Signals of PLL based on Error-Categorization
情報処理学会DAシンポジウム2012論文集, pp. 61-66, Aug 2012.
榎並 達也,宮脇 成和,土谷 亮,小野寺 秀俊
インダクティブピーキングを用いた増幅回路における解析的ジッタ予測手法
2012年電子情報通信学会総合大会, C-12-61, Mar 2012.
釡江 典裕,土谷 亮,小野寺 秀俊
細粒度基板電圧制御に用いるDA変換器
2012年電子情報通信学会総合大会, C-12-51, Mar 2012.
川中 啓敬,岸根 桂路,土谷 亮,小野寺 秀俊
完全差動回路構成GVCOの高速化設計
2012年電子情報通信学会総合大会, C-12-46, Mar 2012.
SinNyoung Kim,A. Tsuchiya,H. Onodera
Dual-PLL based on Temporal Redundancy for Radiation-Hardening
第28回シリコンアナログRF研究会, Mar 2012.
SinNyoung Kim,A. Tsuchiya,H. Onodera
Development of Design Process for RF MOSFET Model in the Future Technology
2010年電子情報通信学会ソサイエティ大会, C-12-27, Sep 2010.
宮脇成和,土谷亮,小野寺秀俊
MOSトランジスタの基板抵抗がインダクティブピーキング回路の周波数特性に与える影響
2010年電子情報通信学会ソサイエティ大会, C-12-26, Sep 2010.
釡江典裕,土谷亮,小野寺秀俊
基板電圧の制御回路とその面積オーバヘッド
2010年電子情報通信学会ソサイエティ大会, C-12-22, Sep 2010.
北島 和彦,砂川 洋輝,土谷亮,小野寺秀俊
レイアウト制約が性能と製造性に与える影響
DAシンポジウム2010, pp.221-226, Sep 2010.
宮脇 成和,土谷 亮,小野寺 秀俊
Transformer peakingにおける解析的設計手法
第22回シリコンアナログRF研究会, Mar 2010.
久保木 猛,大友 祐輔,土谷 亮,岸根 桂路,小野寺 秀俊
複合インダクタを用いたLDドライバの設計
第22回シリコンアナログRF研究会, Mar 2010.
奥村 佳弘,中村 誠,岸根 桂路,土谷 亮,小野寺 秀俊
相互結合インダクタを用いたTIA帯域向上手法
電子情報通信学会技術報告書, pp.157-161, Dec 2009.
砂川洋輝,土谷 亮,小野寺秀俊
レイアウト規則性導入によるパターン転写精度の改善効果
2008年電子情報通信学会ソサイエティ大会, pp.109, Sep 2008.
久保木 猛,土谷 亮,小野寺 秀俊
オンチップ差動伝送線路の構造と下層配線からのノイズの関係
2008年電子情報通信学会ソサイエティ大会, pp.108, Sep 2008.
寺田 晴彦,土谷 亮,小林 和淑,小野寺 秀俊
リングオシレータアレイによるゲート遅延ばらつきの評価とモデル化
DAシンポジウム2008, pp.199-204, Aug 2008.
砂川洋輝,寺田晴彦,土谷 亮,小林 和淑,小野寺 秀俊
レイアウト規則性が回路性能とばらつきに及ぼす影響の評価
DAシンポジウム2008, pp.67-72, Aug 2008.
久保木 猛,土谷 亮,小野寺 秀俊
オンチップ差動伝送線路に対する下層配線の影響
第16回 シリコンアナログRF研究会, May 2007.
久保木 猛,土谷 亮,小野寺 秀俊
下層配線ノイズがオンチップ差動伝送線路に与える影響
第13回 シリコンアナログRF研究会, Sep 2007.
福岡 孝之,土谷 亮,小野寺 秀俊
同時スイッチングを考慮した統計的遅延解析
DAシンポジウム2007, pp.13-18, Aug 2007.
寺田 晴彦,福岡 孝之,土谷 亮,小野寺 秀俊
統計的遅延解析における遅延分布間の最大値計算手法
DAシンポジウム2007, pp.7-12, Aug 2007.
Jangsombatsiri Siriporn,橋本 昌宜,土谷 亮,尾上 孝雄
シャントコンダクタンスを挿入したオンチップ伝送線路特性評価
第10回 シリコンアナログRF研究会, Nov 2006.
関 良平,土谷亮, 小野寺秀俊
将来の微細プロセスにおけるDVSとPower Gatingの比較
2006年 電子情報通信学会ソサイエティ大会, pp.56, Sep 2006.
濱田 隆行, 土谷 亮, 小野寺 秀俊
0.15um試作PLLのジッタ要因解析
第8回 シリコンアナログRF研究会, May 2006.
久保木 猛,土谷亮, 小野寺秀俊
出力インピーダンスの調整による高速信号伝送用CMLドライバの低消費電力設計
第19回 回路とシステム軽井沢ワークショップ,pp.387-392, Apr 2006.
上村晋一朗, 土谷亮, 橋本昌宜, 小野寺秀俊
ロードマップに準拠したSPICEトランジスタモデルの構築
2006年電子情報通信学会総合大会, pp. 81, Mar 2006.
福岡 孝之,土谷 亮,小野寺 秀俊
配線とトランジスタのばらつきを考慮したバッファの挿入方法
2006年電子情報通信学会総合大会, pp. 77, Mar 2006.
平松 大輔,土谷 亮,橋本 昌宜,小野寺 秀俊
長距離高速信号伝送を可能にするVLSI配線構造の検討
DA シンポジウム 2002, pp.155-160, Jul 2002.

Bachelor/Master/Ph.D. thesis

Akira Tsuchiya
A Study on Modeling and Design Methodology for High-Performance On-Chip Interconnection
Department of Communications and Computer Engineering, Graduate school of Informatics, Kyoto University, Ph.D. thesis, Nov 2005
土谷 亮
周辺配線の影響を考慮したオンチップ高速信号伝送用配線構造
京都大学大学院情報学研究科 通信情報システム専攻 修士論文, Feb 2003.
土谷 亮
VLSI配線の伝送線路化を考慮した駆動力決定手法
京都大学工学部 電気電子工学科 卒業論文, Feb 2001.

Books

竹野 裕正 編著,芳賀 宏,廣瀬 哲也,土谷 亮,久門 尚史
OHM大学テキスト 電気回路II
オーム社,2012年10月.

Others

Akira Tsuchiya
Modeling of On-Chip Interconnects for mm-Wave and Higher Frequency Applications
The 3rd Young Researchers International Symposium, GCOE on Photonics and Electronics Science and Engineering, pp.20-21, Dec 2010.
モデレータ:益一哉(東工大),パネラー:横山 新 (広島大), 大橋 啓之 (NEC, MIRAI-Selete), 菅原 俊樹 (日立中研), 石塚 裕康 (ルネサスエレクトロニクス), 土谷 亮 (京大)
パネル討論 光と電気は融合可能か?
デザインガイア 2010, Nov 2010.
土谷 亮,小野寺 秀俊
Si-IC におけるダミーフィルを考慮した高周波受動素子のモデル化
Microwave Workshops and Exhibition 2008 (ワークショップ講演), pp.263-268, Nov 2007.
土谷 亮,小野寺 秀俊
ミリ波・準ミリ波帯におけるシリコン上のダミーメタルのスパイラルインダクタへの影響
アジレント EEsof EDAフォーラム2008, Oct 2008.
Session chair: Robert J. Evans (Cisco / North Carolina State Univ.)
Panelist: T. R. Arabi (Intel), F. G. Canavero (Politecnico di Torino), M. Swaminathan (Georgia Institute of Technology), A. Tsuchiya (Kyoto Univ.)
Education Delivery in the Design and Performance of Electrical Packaging and Interconnect
12th IEEE Workshop on Signal Propagation on Interconnects, May 2008.
A. Tsuchiya and H. Onodera
Modeling of On-Chip Transmission-Lines ---Impact of Orthogonal Wires, Si Substrate and Dummy Fills---
Microwave Workshops and Exhibition 2007 (ワークショップ講演), pp.143-148, Nov 2007.

Patents

Yusuke Ohtomo, Hiroaki Katsurai, Hidetoshi Onodera, Akira Tsuchiya
Inductor
特願2010-209549 / 国際公開 WO12036207A1
中村 誠,小野寺 秀俊,土谷 亮
出力回路および送受信回路
特開2015-019134/特願2013-143254, 2015/1/29
中野 慎介,野河 正史,小泉 弘,土谷 亮,小野寺 秀俊
低損失伝送線路
特開2014-230184/特願2013-109602, 2014/12/8
中野 慎介,野河 正史,小泉 弘,土谷 亮,小野寺 秀俊,雨貝 太郎
高周波伝送線路
特開2014-220727/特願2013-099883, 2014/11/20
中村 誠,小野寺 秀俊,土谷 亮
ソレノイドインダクタ
特開2014-022484/特願2012-158359, 2014/02/3
中村 誠,小野寺 秀俊,土谷 亮
可変インダクタおよびトランスインピーダンスアンプ
特開2013-251589/特願2012-122702, 2013/12/12
中村 誠,小野寺 秀俊,土谷 亮,宮脇 成和
トランスインピーダンスアンプ
特開2013-247423/特願2012-118264, 2013/12/9
中村 誠,小野寺 秀俊,土谷 亮
トランスインピーダンスアンプ
特開2012-257070/特願2011-128884, 2012/12/27
中村 誠,小野寺 秀俊,土谷 亮
トランスインピーダンスアンプ
特開2011-029872/特願2009-172791, 2011/2/10
中村 誠,岸根 桂路,小野寺 秀俊,土谷 亮
トランスインピーダンスアンプ
特開2010-016740/特願2008-176672, 2010/1/21
大友 祐輔,桂井 宏明,小野寺 秀俊,土谷 亮
インダクタ
再表2012/036207/特許5463580/特願2012-534037, 2014/4/9
中村 誠,岸根 桂路,小野寺 秀俊,土谷 亮
トランスインピーダンスアンプ
特許5147061/特願2008-176672, 2013/2/20
中村 誠,小野寺 秀俊,土谷 亮
トランスインピーダンスアンプ
特許5137141/特願2009-172791, 2013/2/6

Honors

第20回 回路とシステム軽井沢ワークショップ 奨励賞 (2008年4月)
土谷 亮,小野寺 秀俊
ダミーフィルがオンチップ配線の高周波特性に与える影響の解析的評価手法
第20回 回路とシステム軽井沢ワークショップ,pp.19-22, Apr 2007.
第23回 井上研究奨励賞 (2007年2月)
土谷 亮
LSI内高性能配線のモデル化および設計手法に関する研究
京都大学 博士論文
第18回 回路とシステム軽井沢ワークショップ Karuizawa Workshop IEEE CAS Japan Chapter Student Paper Award (2006年4月)
土谷 亮,橋本 昌宜,小野寺 秀俊
オンチップ高速信号伝送における終端抵抗決定手法
第18回 回路とシステム 軽井沢ワークショップ, pp.425-430, Apr 2005.
平成17年度 電子情報通信学会 学術奨励賞 (2006年3月)
土谷 亮,橋本 昌宜,小野寺 秀俊
オンチップ伝送線路の基板損失に対する下層配線の影響
2005年電子情報通信学会総合大会, no A-3-12, pp. 77, Mar 2005.
平成17年度 (第29回) 丹羽保次郎記念論文賞 (2006年1月)
A. Tsuchiya, M. Hashimoto, H. Onodera
Representative Frequency for Interconnect R(f)L(f)C Extraction
IEICE Trans. Fundamentals, vol.E86-A, No.12, pp.2942-2951, Dec 2003.
ASP-DAC2004 Best Paper Award (2004年1月)
A. Tsuchiya, M. Hashimoto, H. Onodera
Representative Frequency for Interconnect R(f)L(f)C Extraction
ASP-DAC2004, pp.691-696, Jan 2004.
平成14年 情報処理学会 SLDM研究会 優秀論文賞 (2002年7月)
土谷 亮, 小野寺 秀俊
VLSI配線の伝送線路化を考慮した駆動力決定手法
DAシンポジウム 2001, pp.241-246, Jul 2001.
IEEE Kansai Section Student Paper Award (2012年2月)
Takeshi Kuboki, Yusuke Ohtomo, Akira Tsuchiya, Keiji Kishine, Hidetoshi Onodera
A 16Gbps Laser-Diode Driver with Interwoven Peaking Inductors in 0.18um CMOS
IEEE Custom Integrated Circuit Conference 2010, Sep 2010.
IEEE Kansai Section Student Paper Award (2012年2月)
Islam A.K.M. Mahfuzul, Akira Tsuchiya, Kazutoshi Kobayashi and Hidetoshi Onodera
Variation-sensitive monitor circuits for estimation of Die-to-Die process variation
2011 International Conference on Microelectronic Test Structure, pp.153-157, April 2011.
2011 International SoC Design Conference Samsung Award (2011年11月)
Shigekazu Miyawaki, Makoto Nakamura, Akira Tsuchiya, Keiji Kishine and Hidetoshi Onodera
A 10.3Gbps TransImpedance Amplifier with Mutually Coupled Inductors in 0.18-um CMOS
2011 International SoC Design Conference, pp.223-226, Nov 2011.
DAシンポジウム2009優秀発表学生賞 (2010年9月)
砂川 洋輝,土谷亮,小林和淑,小野寺秀俊
チップ内ばらつきが順序セルの動作特性に与える影響
DAシンポジウム2009.
DAシンポジウム2007優秀学生発表賞 (2008年8月)
寺田晴彦,福岡孝之,土谷 亮,小野寺秀俊
統計的遅延解析における遅延分布間の最大値計算手法
DAシンポジウム2007, pp.7-12, Aug 2007.

Return to index page